PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11122232 A

(43) Date of publication of application: 30.04.99

(51) Int. CI

H04L 7/033 H03K 5/00

(21) Application number: 09285139

(22) Date of filing: 17.10.97

(71) Applicant:

FUJITSU LTD

(72) Inventor:

KUWATA NAOKI YAMAMOTO TAKUJI


(54) PHASE DETECTION CIRCUIT AND TIMING EXTRACT-CIRCUIT USING THE PHASE DETECTION CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To optimize the relation of phases between a data signal and a clock signal even when a duty factor of the data signal is fluctuated.

SOLUTION: An edge detection circuit 33 of a phase detection circuit 31 that detects a phase difference between a data signal DATA and a clock signal CK generates an edge signal EGS at a leading and a trailing of the data signal DATA, a D flip-flop (D-FF) 34 stores and outputs a logic value of the clock signal on the production of the edge signal and latches the logic value till the succeeding edge signal is generated and then the D-FF provides an output of a mean phase of the clock signal phases at the leading and the trailing of the data signal DATA. A clock signal generating section 32 of the timing extract circuit 30 of a PLL configuration generates the clock CLK so that the mean phase is made zero, that is, the relation of phase of the data signal and the clock signal is optimized.

COPYRIGHT: (C)1999,JPO



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-122232

(43)公開日 平成11年(1999) 4月30日

(51) Int.Cl.8		識別記号	FΙ		
H04L	7/033		H04L	7/02	В
H03K	5/00		H03K	5/00	K

審査請求 未請求 請求項の数12 OL (全 22 頁)

(21)出願番号	特顯平9-285139	(71)出題人 000005223
(22)出顧日	平成9年(1997)10月17日	富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
		(72)発明者 桑田 直樹
		神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(72)発明者 山本 拓司 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(74)代理人 弁理士 斉藤 千幹
		·


(54) 【発明の名称】 位相検出回路及び位相検出回路を用いたタイミング抽出回路

(57)【要約】

【課題】 データ信号のデューティが変動してもデータ 信号とクロック信号の位相関係を最適にする。

【解決手段】 データ信号DATAとクロック信号CLK間の 位相差を検出する位相検出回路 3 1 において、エッジ検 出回路 3 3 はデータ信号DATAの立ち上がり及び立ち下が りでエッジ信号EGSを発生し、D型フリップフロップ(DFF) 3 4 はエッジ信号発生時におけるクロック信号の論理値を記憶して出力すると共に、該論理値を次のエッジ信号が発生するまで保持し、これにより、DFFFよりデータ信号DATAの立ち上がりと立ち下がりにおけるクロック信号位相の平均位相を出力する。PLL構成のタイミング抽出回路 3 0 のクロック信号発生部 3 2 は平均位相が 零となるように、すなわち、データ信号とクロック信号の位相関係が最適となるようにクロックCLKを発生する。

本発明の原理図(構成)



【特許請求の範囲】

【請求項1】 データ信号とクロック信号間の位相差を 検出する位相検出回路において、

データ信号の立ち上がりエッジ及び立ち下がりエッジを それぞれ検出してエッジ信号を出力するエッジ検出回 路、

第1の信号が入力されるクロック入力端子、第2の信号が入力されるデータ入力端子及び記憶した論理値を出力する出力端子を備え、第1信号の立ち上がりエッジの瞬間における第2信号の論理値を記憶して出力すると共に、該論理値を次の第1信号の立ち上がりエッジが発生するまで保持するD型フリップフロップ(D-FF)を備え、

エッジ信号を前記第1信号としてD-FFのクロック入力端子に入力し、クロック信号を前記第2信号としてD-FFのデータ入力端子に入力し、D-FFの出力端子よりデータ信号とクロック信号間の位相差に応じた信号を取り出すことを特徴とする位相検出回路。

【請求項2】 請求項1 記載の位相検出回路において、前記エッジ検出回路は、データ信号を所定時間遅延する遅延回路と、データ信号と遅延回路の出力信号を乗算してデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生する乗算器を備えたことを特徴とする位相検出回路。

【請求項3】 請求項1記載の位相検出回路において、前記エッジ検出回路は、データ信号を所定時間遅延する遅延回路と、データ信号と遅延回路の出力信号との排他的論理和演算を行ってデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生するEXOR回路を備えたことを特徴とする位相検出回路。

【請求項4】 請求項1記載の位相検出回路において、前記エッジ検出回路は、データ信号を所定時間遅延する遅延回路と、データ信号と遅延回路の出力信号をミキシングしてこれらデータ信号と遅延回路の出力信号を乗算し、データ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生するミキサを備えたことを特徴とする位相検出回路。

【請求項5】 請求項1記載の位相検出回路において、前記エッジ検出回路は、データ信号を微分する微分回路と、微分回路の出力信号を全波整流してデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生する全波整流回路を備えたことを特徴とする位相検出回路。

【請求項6】 請求項5記載の位相検出回路において、 前記微分回路をスタブを用いて構成したことを特徴とす る位相検出回路。

【請求項7】 データ信号の識別タイミングを与えるクロック信号とデータ信号の位相関係が最適となるように制御するタイミング抽出回路において、

前記タイミング抽出回路をPLL回路により構成し、P

LL回路は抽出したクロック信号とデータ信号間の位相 差を検出する位相検出回路と、該位相差が最適となるようにクロック信号を発生するクロック信号発生部を備え、

前記位相検出回路は、

データ信号の立ち上がりエッジ及び立ち下がりエッジを それぞれ検出してエッジ信号を出力するエッジ検出回 路、

第1の信号が入力されるクロック入力端子、第2の信号が入力されるデータ入力端子及び記憶した論理値を出力する出力端子を備え、第1信号の立ち上がりエッジの瞬間における第2信号の論理値を記憶して出力すると共に、該論理値を次の第1信号の立ち上がりエッジが発生するまで保持するD型フリップフロップ(D-FF)を備え、

エッジ信号を前記第1信号としてD-FFのクロック入力端子に入力し、クロック信号を前記第2信号としてD-FFのデータ入力端子に入力し、D-FFの出力端子よりデータ信号とクロック信号間の位相差に応じた信号を出力することを特徴とするタイミング抽出回路。

【請求項8】 請求項7記載のタイミング抽出回路において、

前記エッジ検出回路は、データ信号を所定時間遅延する遅延回路と、データ信号と遅延回路の出力信号を乗算してデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生する乗算器を備えたことを特徴とする。

【請求項9】 請求項7記載のタイミング抽出回路において、前記エッジ検出回路は、データ信号を所定時間遅延する遅延回路と、データ信号と遅延回路の出力信号との排他的論理和演算を行ってデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生するEXOR回路を備えたことを特徴とするタイミング抽出回路。

【請求項10】 請求項7記載のタイミング抽出回路において、前記エッジ検出回路は、データ信号を所定時間遅延する遅延回路と、データ信号と遅延回路の出力信号をミキシングしてこれらデータ信号と遅延回路の出力信号を乗算し、データ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生するミキサを備えたことを特徴とするタイミング抽出回路。

【請求項11】 請求項7記載のタイミング抽出回路において、前記エッジ検出回路は、データ信号を微分する微分回路と、微分回路の出力信号を全波整流してデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生する全波整流回路を備えたことを特徴とするタイミング抽出回路。

【請求項12】 請求項11記載のタイミング抽出回路 において、前記微分回路をスタブを用いて構成したこと を特徴とするタイミング抽出回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は高速光通信システムの光受信回路においてデータ識別のタイミングを抽出するタイミング抽出回路、及び該タイミング抽出回路において使用される位相検出回路に係わり、特に、データ識別タイミングを与えるクロック信号とデータ信号の位相関係が最適になるように制御するタイミング抽出回路及びデータ信号とクロック信号間の位相差を検出する位相検出回路に関する。

[0002]

【従来の技術】高速光通信システムの光受信回路は、伝送により波形が歪んだり、あるいは、雑音がのったデータ信号をきれいなデジタル信号に変換するもので、いわゆるデータ再生を行うものである。かかるデータ再生に際して、光受信回路は受信したデータ信号からクロック信号を抽出し、このクロック信号を用いて識別部でデータを再生する。ところで、データ信号は歪みや雑音にり識別余裕が非常に小さい状態になっている。このたり識別余裕が非常に小さい状態になっている。このたり識別余裕が非常に小さい状態になっている。このたり識別余裕が非常に小さい状態になっている。このたり識別余裕が非常に小さい状態になっている。このたり識別余裕が非常に小さい状態になっている。このたり識別余谷が非常に小さい状態になっている。このたり カーック信号の位相関係を制御する必要がある。

【0003】図20は光通信システムに用いる光受信機 の構成例であり、1は光電変換回路で、入力光信号(デ ジタル信号)を電気信号に変換するもの、2は光電変換 回路から出力される例えば10Gbpsのデータ信号を増幅す る高周波増幅器、3はタイミング抽出回路で、受信した データ信号からそのビットレートと同じ周波数のクロッ ク信号を抽出するもの、4はデータ信号波形の整形を行 う等化回路、5は識別回路で、タイミング抽出回路から のクロック信号を用いてデータ信号を識別するものであ る。かかる光受信機では、識別回路5に入力されるデー 夕信号とクロック信号との位相関係を最適点に保つ必要 がある。図21はデータ信号とクロック信号の位相関係 説明図であり、(a)はデータ信号、(b)はクロック信号で ある。図に示すように、信号線上にデータD0, D1, ・・・が確立された時点で(b)に示すようにデータの中 央でクロック信号を発生させ、データを取り込むように する。このようにすれば、正確にデータの識別/再生動 作が可能になる。

【0004】ところで、実際のシステムでは、周囲の温度変化や電源電圧等の変動により、各回路の特性が微妙に変化し、データ信号とクロック信号との位相関係が最適点からずれてしまい、正確な識別動作ができなくなるという状況が発生する。特に、取り扱う信号速度が高速になる程、そのタイムスロットは短くなり、わずかな位相変動が発生しても、正確な識別ができなくなる可能性

が高くなってくる。

【0005】そこで、データ信号とクロック信号間の位相関係を検出して、最適な位相関係を保つように位相制御する回路がいくつか考案されている。図22は2個のD型フリップフロップ (D-FF) と2個のイクスクルーシブオアゲート(EXOR回路)を用いた自動位相制御回路の回路例である(IEEE Transactions on Electron Devices VOL. ED-32, No. 12 Dec. 1985 "A Self Correcting Clock Recovery Circuit", Hogge, pp. 2704-2706)。図中、U1, U4はD型フリップフロップ (D-FF)であり、第1の信号が入力されるクロック入力端子

(C)、第2の信号が入力されるデータ入力端子(D) 及び記憶した論理値を出力する出力端子(Q, *Q)を 備え、第1信号(C入力)の立ち上がりエッジの瞬間に おける第2信号(D入力)の論理値を記憶して出力する と共に、該論理値を次の第1信号(C入力)の立ち上が りエッジが発生するまで保持する。U2, U3はEXO R回路で、それぞれU1, U4のD入力、Q出力の排他 的論理和演算を行うもの、U-5 はコンパレータで、-U------2, U3の出力信号の平均値(R, C構成の低域フィル 夕出力)を比較し、差に応じた電圧信号を出力するも の、U6は電圧制御発振器であり、差信号に応じた周波 数のクロック信号CLKを出力するもの、U7はクロッ クCLKの正転及び反転信号を出力するゲートである。 【0006】2個のD型フリップフロップU1, U4 (D-FF)のクロック信号の位相を反転することによ りU1, U4(D-FF)の入力信号及び出力信号 a, b, cはそれぞれ図23の波形図で示すようになる。U 2, U3 (EXOR回路) はそれぞれU1, U4 (D-FF)の入力信号/出力信号 a, b 及び b, c の位相情報 をそれぞれ検出し、検出信号d、eの平均値を低域フィ ルタを介してコンパレータU5に入力する。コンパレー タU5はU2, U3 (EXOR回路) の出力信号d, e の平均値の差を出力し、電圧制御発振器 U6 は該差に応 じた周波数/位相のクロック信号を出力する。ゲートU 7はクロック信号をU1(D-FF)のクロック入力端子 (C端子)に入力し、クロック信号の反転信号をU4(D -FF)のクロック入力端子(C端子)に入力する。以 後、新たなクロック信号に基づいて上記動作が繰り返さ れる。かかるフィードバック制御により、コンパレータ U5の2つの入力、すなわち、U2(EXOR回路), U3(EXOR回路)の出力が等しくなり、この時、デー 夕の中央でクロック信号が発生するようになる。な お、、図23ではデータ信号aのセンターでクロック信 号gが発生するようになっているが、最初はクロック信 号gの位相がセンターより進みまたは遅れている。かか るクロック信号gの位相進み/遅れによりU2(EXOR 回路)の出力信号のパルス幅が減小/増大する。しかし、 U3 (EXOR回路)の出力信号のパルス幅は位相の進

み/遅れに関係なく一定である。このため、コンパレー

タU5より位相進み/遅れに応じた差信号が出力する。 しかし、上記フィードバック制御で最終的にU2(EXOR回路), U3(EXOR回路)の出力が等しくなり、 クロック信号gがデータのセンターで発生するようにな る。

【0007】データ信号 a とクロック信号 g の位相関係が最適の場合、E X O R 回路出力のパルス幅はタイムスロットの半分である(データのビットレート程度の動作速度が要求される)。しかし、引込み時等のようにクロック信号の位相がデータ信号に対して進んでいる場合には、さらに狭いパルスとなる。このため、E X O R 回路にはより高速動作が要求される問題があり、特に、デバイスの高速性能に十分な余裕の無いシステムでは、動作不良に陥る可能性がある。

【0008】図24は図22の問題点を解決するための タイミング抽出回路の構成図であり、3はタイミング信 号抽出回路、4は等化回路、5は識別回路でD型フリッ プフロップ (D-FF)5aを有している。フリップフ ロップ-5-aのデータ入力端子Dにデータを、クロック入 力端子CにクロックCLKを入力することにより、デー タをクロック信号の立ち上がりでラッチすると共に次の 立ち上がりまで保持するようになっている。タイミング 抽出回路3において、3aはクロック信号とデータ信号 の位相差に応じた電圧信号を出力する位相検出回路、3 bは入力電圧に応じた周波数で発振する電圧制御発振器 (VCO)、3 c はクロック位相を180 0 遅延する遅 延部で、該遅延部の出力が第1フリップフロップ5 aの C端子にクロックとして入力されている。位相検出回路 3 a において、3a-1はD型フリップフロップ(D-F F)、3a-2はローパスフィルタ(LPF)ある。電圧制 御発振器3bから出力されるクロック信号がD型フリッ プフロップ (D-FF)3a-1のデータ入力端子 (D端 子)に入力され、データ信号がクロック入力端子(C端 子) に入力され、D型フリップフロップ (D-FF)3a-1の出力がローパスフィルタ3a-2で平均化されて電圧制 御発振器3bに入力するようになっている。

【0009】D-FFはクロック入力端子(C端子)に入力された信号(データ信号DATA)の立ち上がりで、データ入力端子(D端子)に入力された信号(クロック信号CLOCK)の論理値("1"または"0")を記憶して出力すると共に、該論理値を次のデータ信号の立ち上がりまで保持する。従って、図25の(1)に示すようにクロック信号CLOCKの位相がデータ信号DATAより遅れている場合には、D-FFよりローレベル(= E_L)の信号D-FF OUTが出力する。また、図25の(2)に示すようにクロック信号CLOCKの位相がデータ信号DATAより進んでいる場合には、D-FFよりハイレベル(= E_H)の信号D-FF OUTが出力する。

【0010】この結果、ローパスフィルタ3a-2からはクロック信号CLOCKとデータ信号DATAの位相差に比例

した電圧信号が発生し、電圧制御発振器3bは位相差が零となるように該電圧信号に応じた周波数で発振してクロック信号CLOCKを出力する。以後、上記フィードバック制御が行われ、クロック信号とデータ信号の位相が一致するようになる。遅延部3cはクロック信号CLOCKの位相を180⁰遅延し、データ信号DATAのセンターで立ち上がるクロックCLKを出力する。この結果、識別回路5はマージンの一番大きいデータのセンターでデータ識別をすることができる。すなわち、データ信号DATAとクロック信号CLKの位相関係を最適にできる。

【0011】ところで、図24の位相検出回路3aにお いてD-FFのラッチ制御のためにデータ信号DATA の立ち上がりだけが用いられている。かかる方法でも、 立ち上がりと立ち下がりのタイミングが一致している場 合(デューティが100%の場合)は何ら問題は無い。しか し、タイミングがずれた場合は(デューティが100%でな い場合)、データ信号DATAのセンターでクロック信 号CLKを発生できなくなり、識別回路5においてデー タのセシターでデータ識別するができなくなってしま う。以上の様子を図26に示す。デューティに関係無 く、位相検出回路3aはデータ信号DATAの立ち上が りとクロック信号CLOCKの立ち上がりが一致するように 制御する。この結果、デューティが100%ならば、図26 の(1)に示すように立ち上がり一致から180°遅れたクロ ックCLKはデータ信号DATAの中央で立ち上がる。 しかし、デューティが100%より小さい場合には、図26 の(2)に示すように立ち上がり一致から180°遅れたクロ ックCLKはデータ信号DATAの中央で立ち上がら ず、デューティが100%からずれた分だけデータ信号DA TAの中央からずれる。

【0012】図27は図24の問題点を解決するための従来のタイミング抽出回路の構成図であり、図24と同一部分には同一符号を付している。タイミング抽出回路3において、3aはクロック信号CLOCKとデータ信号DATAの位相差に応じた電圧信号を出力する第1の位相検出回路、3dはクロック信号CLOCKとデータ信号の反転信号*DATAの位相差に応じた電圧信号を出力する第2の位相検出回路、3eは入力されたクロックCLOCKINの位相を制御してクロック信号CLOCKを出力する位相制御回路、3fは第1、第2の位相検出回路3a,3bの出力信号の差に応じた電圧信号を位相制御回路3eに入力する差動アンプ、3gは入力データ信号DATA-INを反転する反転ゲート、3cはクロック位相を1800遅延する遅延部で、該遅延部の出力が識別回路5にクロックCLKとして入力されている。

【0013】位相検出回路3aにおいて、3a-1はD型フリップフロップ(D-FF)、3a-2はローパスフィルタある。位相制御回路3eから出力されるクロック信号CL OCKがD型フリップフロップ(D-FF)3a-1のデータ入力端子(D端子)に入力され、データ信号DATAがク

ロック入力端子(C端子)に入力され、D型フリップフロップ(D-FF)3a-1のQ出力がローパスフィルタ3a-2で平均化されて差動増幅器3fの正転入力端子に入力される。位相検出回路3dにおいて、3d-1はD型フリップフロップ(D-FF)、3d-2はローパスフィルタある。位相制御回路3eから出力されるクロック信号CLOC KがD型フリップフロップ(D-FF)3d-1のデータ入力端子(D端子)に入力され、データ信号を反転した反転データ信号*DATAがクロック入力端子(C端子)に入力され、D型フリップフロップ(D-FF)3d-1の*Q出力がローパスフィルタ3d-2で平均化されて差動増幅器3fの反転入力端子に入力される。*は論理値("1"、"0")の反転を意味する。

【0014】この図27のタイミング抽出回路3は、D-FFを1個追加して、データの立ち上がりだけでなく、立ち下がりにおいてもクロックの位相関係を検出し、2つの位相検出回路3a、3dの出力の平均をとることにより、データのデューティ変動に対応できるようにしたものである。すなわち、データ信号の立ち上がり点と立ち下がり点の両方でそれぞれクロック位相を検出し、位相検出回路3aのQ出力と位相検出回路3bの反転出力(*Q出力)が等しくなるように位相制御回路3eでクロックの位相制御を行う。この結果、クロックCLOCKの位相を遅延部3cで1800遅延するとデータのセンターでクロックCLKが発生するようになる。

[0015]

【発明が解決しようとする課題】図27のタイミング抽出回路によれば、デューティ変動があってもデータのセンターでクロック信号を発生することができる。しかし、かかるタイミング抽出回路は、図24の構成に比べて、D-FFが追加されることによって回路規模が増加するという問題がある。また位相検出回路を2個必要とするため、これら両者間の位相調整を行わなければならないという問題がある。

【0016】以上から、本発明の目的は、高速動作が可能であり、また、データ信号のデューティが変動しても該データ信号とクロック信号の位相関係を最適に制御できるタイミング抽出回路を提供することである。本発明の別の目的は、回路規模を小さくでき、しかも、位相調整箇所を削減することができるタイミング抽出回路を提供することである。本発明の別の目的は、高速動作が可能であり、しかも、回路規模を小さくでき、更には、位相調整箇所を削減することができる位相検出回路を提供することである。

[0017]

【課題を解決するための手段】図1及び図2は本発明の原理説明図である。図1において、30はタイミング抽出回路としてのPLL回路であり、31はクロック信号CLKとデータ信号DATA間の位相差を検出する位相検出回路、32は該位相差が最適となるようにクロック

信号を発生するクロック信号発生部である。位相検出回 路31において、33はデータ信号DATAの立ち上が りエッジ及び立ち下がりエッジをそれぞれ検出してエッ ジ信号EGSを出力するエッジ検出回路、34は第1の 信号が入力されるクロック入力端子(C端子)、第2の 信号が入力されるデータ入力端子(D端子)及び記憶し た論理値を出力する出力端子(Q端子)を備え、第1信 号の立ち上がりエッジの瞬間における第2信号の論理値 を記憶して出力すると共に、該論理値を次の第1信号の 立ち上がりエッジが発生するまで保持するD型フリップ フロップ(D-FF)である。エッジ信号EGSを前記 第1信号としてD-FFのクロック入力端子(C端子) に入力し、クロック信号CLKを前記第2信号としてD - FFのデータ入力端子に入力し、D-FFの出力端子 よりデータ信号DATAとクロック信号CLK間の位相 差に応じた信号を出力する。図2において、DATAは データ信号波形、EGSはエッジ信号波形、CLKはク ロック信号波形である。

【0018】データ信号DATAのデューティが100%であれば、データ信号DATAの立ち上がりエッジと立ち下がりエッジのクロック信号CLKに対する位置が同じになる。このため、エッジ検出回路33が無い場合(図24参照)と同じ動作をする。一方、デューティが100%より小さく、しかも、データ信号DATAの立ち上がりがクロック信号CLKの立ち上がりと一致しているとすれば、データ信号DATAの立ち下がりに対してクロック信号CLKの位相が遅れて見える(図2(a)参照)。DーFFの出力からは、両者(立ち上がり、立ち下がり)のクロック信号CLKに対する位相差の平均が出力されるから、全体としてクロック信号CLKの位相が遅れているように見える。そこで、この状態よりもクロック信号の位相を進めるようにクロック信号発生部32はクロック信号CLKを発生する。

【0019】クロック信号CLKの位相が進むと、デー 夕信号DATAの立ち上がりよりクロック信号CLKの 位相が進み、また、データ信号の立ち下がりからクロッ ク信号の位相の遅れが小さくなる。このデータ信号DA TAの立ち上がりからのクロック信号CLKの位相の進 み量とデータ信号DATAの立ち下がりからのクロック 信号CLKの位相の遅れ量が一致すると(図2(b)参 照)、D-FFの出力の平均値は目標値(位相が一致した ことを示す値)になる。このときのクロック信号CLK の位相を180°遅らせると、遅延クロックの立ち上がり は丁度データのセンターと一致する。以上は、デューテ ィが100%以下になった場合であるが、100%以上になって も位相の進み、遅れが逆になるだけで動作は同様であ る。すなわち、デューティが100%でなくてもクロックを データのセンターで発生することができ、識別回路にお けるデータ識別を正確に行うことができる。また、1つ のD-FFとエッジ検出回路により位相検出回路を構成 できるため、高速動作が可能であり、しかも、回路規模を小さくでき、更には、位相調整する必要がない。

【0020】エッジ検出回路33は、種々の構成が可能 である。第1のエッジ検出回路は、データ信号を所定時 間遅延する遅延回路と、データ信号と遅延回路の出力信 号を乗算してデータ信号の立ち上がり及び立ち下がりで パルスを有するエッジ信号を発生する乗算器を備えてい る。第2のエッジ検出回路は、データ信号を所定時間遅 延する遅延回路と、データ信号と遅延回路の出力信号と の排他的論理和演算を行ってデータ信号の立ち上がり及 び立ち下がりでパルスを有するエッジ信号を発生するE XOR回路を備えている。第3のエッジ検出回路は、デ ータ信号を所定時間遅延する遅延回路と、データ信号と 遅延回路の出力信号をミキシングしてこれらデータ信号 と遅延回路の出力信号を乗算し、データ信号の立ち上が り及び立ち下がりでパルスを有するエッジ信号を発生す るミキサを備えている。第4のエッジ検出回路は、デー 夕信号を微分する微分回路と、微分回路の出力信号を全 波整流してデータ信号の立ち上がり及び立ち下がりでパー ルスを有するエッジ信号を発生する全波整流回路を備え ている。この場合、微分回路をスタブを用いて構成でき る。

[0021]

【発明の実施の形態】

- (A) 位相検出回路
- (a) 構成

図3は本発明の位相検出回路の構成図である。位相検出回路は、受信したデータ信号DATAとクロック信号CL OCK間の位相差を検出するものであり、エッジ検出回路33とD型フリップフロップ(D-FF)34で構成されている。エッジ検出回路33は、データ信号DATAの立ち上がりエッジ及び立ち下がりエッジをそれぞれ検出してエッジ信号EGSを出力する。D型フリップフロップ(D-FF)34は、第1の信号が入力されるクロック入力端子(C端子)、第2の信号が入力されるデータ入力端子(D端子)及び記憶した論理値を出力する出力端子(Q端子)を備え、第1信号の立ち上がりの瞬間における第2信号の論理値を記憶して出力すると共に、該論理値を次の第1信号の立ち上がりまで保持する。

【0022】実施例では、エッジ信号EGSを前記第1信号としてD-FFのクロック入力端子(C端子)に入力し、クロック信号CLOCKを前記第2信号としてD-FFのデータ入力端子(D端子)に入力し、データ信号DATAの立ち上がり、立ち下がり(エッジ信号EGS)でクロック信号の論理値(0 または1)を記憶し、該記憶した論理値に応じたレベルを位相検出信号PDSとして出力するようになっている。エッジ信号EGSの位相がクロック信号CLOCKの位相より進んでいる場合には、図25で説明したように、D-FFよりローレベル(E_{L})の位相検出信号が出力し、エッジ信号E

GSの位相がクロック信号CLOCKの位相より遅れている場合には、D-FFよりハイレベル(E_{H})の位相検出信号が出力する。

【0023】(b) デューティが100%以下の場合の位相 検出

デューティが100%より小さく、しかも、データ信号DATAの立ち上がりがクロック信号CLKの立ち上がりと一致しているとすれば、データ信号DATAの立ち下がりに対してクロック信号CLKの位相が遅れる。かかる状況において、データ信号の立ち上がりによるD-FF出力の平均値は所定値(例えば E_0)となるが、立ち下がりによるD-FF出力はローレベル(例えば E_L ボルト)となる。このローレベル期間は位相遅れ量に依存し、位相検出信号PDSの平均レベルは遅れ位相に応じた値になる。

【0024】上記の状態よりもクロック信号CLKの位 相が進むと、データ信号DATAの立ち上がりよりクロ ック信号CLKの位相が進み、また、データ信号の立ち 下がりからのクロック信号の位相の遅れが小さくなる。 このため、データ信号の立ち上がりによるD-FF出力 はハイレベル(例えばE_Hボルト)となり、ハイレベル 期間は位相進み量に依存する。また、データ立ち下がり によるD-FF出力はローレベルとなり、ローレベル期 間は位相遅れ量に依存する。従って、位相検出信号PDS の平均レベルはハイレベル期間とローレベル期間の差に 応じた値、換言すれば、データ立ち上がりにおけるクロ ック信号の位相進み量とデータ立ち下がりにおけるクロ ック信号の位相遅れ量の差に応じた値になる。そして、 データ信号DATAの立ち上がりからのクロック信号C LKの位相の進み量とデータ信号DATAの立ち下がり からのクロック信号CLKの位相の遅れ量が等しくなる と、位相検出信号PDSの平均レベルはEnとなる。

【0025】(c)デューティが100%以上の場合の位相 検出

デューティが100%より大きく、しかも、データ信号DATAの立ち上がりがクロック信号CLKの立ち上がりと一致しているとすれば、データ信号DATAの立ち下がりに対してクロック信号CLKの位相が進む。かかる状況において、データ信号の立ち上がりによるD-FF出力の平均値は所定値(例えば E_0)となるが、立ち下がりによるD-FF出力はハイレベル(例えば E_H ボルト)となる。このハイレベル期間は位相進み量に依存し、位相検出信号PDSの平均レベルは進み位相に応じた値になる。

【0026】上記の状態よりもクロック信号の位相が遅れると、データ信号DATAの立ち上がりよりクロック信号CLKの位相が遅れ、また、データ信号の立ち下がりからのクロック信号の位相の進み量が小さくなる。このため、データ信号の立ち上がりによるD-FF出力はローレベル(例えばELボルト)となり、ローレベル期

間は位相遅れ量に依存する。また、データ立ち下がりによるD-FF出力はハイレベルとなり、ハイレベル期間は位相進み量に依存する。従って、位相検出信号PDSの平均レベルはハイレベル期間とローレベル期間の差に応じた値、換言すれば、データ立ち上がりにおけるクロック信号の位相遅れ量とデータ立ち下がりにおけるクロック信号の位相進み量の差に応じた値になる。

【0027】そして、データ信号DATAの立ち上がり からのクロック信号CLKの位相の遅れ量とデータ信号 DATAの立ち下がりからのクロック信号CLKの位相 の進み量が等しくなると、位相検出信号PDSの平均レベ ルはEnとなる。以上より、図3の位相検出回路によれ ば、1つのD-FFでデータ信号の立ち上がりと立ち下 がりの両方の時点におけるクロック位相を検出し、それ ぞれの位相の平均値に応じた値を有する信号を出力する ことができる。尚、立ち上がりからの位相の進み量と立 ち下がりからの位相の遅れ量の平均がデータの位相と一 致するためには、立ち上がりと立ち下がりの生起確率が 等しくなければならない。光通信システムにおいては、 伝送される信号にスクランブルがかけられているため、 ほとんどランダムでマーク率1/2の信号であると考え られる。このとき、ビットの境目で立ち上がりが発生す る確率と立ち下がりが発生する確率は共に1/4とな る。また、マーク率をmとした場合においても、それぞ れの発生する確率は共にm(1-m)となる。従って、 それぞれの位相の偏差量の平均値を用いれば、データと の位相関係を一定に保つことができる。

【0028】(d) エッジ検出検出回路の第1実施例 図4はエッジ検出回路の第1実施例の構成図、図5は動 作波形図であり、33はエッジ検出回路、34はD型フ リップフロップ(D-FF)である。尚、データ信号D ATAの波形は矩形波で示しているが実際には伝送によ り、あるいは、雑音の影響でゆがんだ波形になってい る。エッジ検出回路33において、41はデータ信号D ATAを所定時間遅延する遅延回路、42はデータ信号 DATAと遅延回路の出力信号DATA′を乗算してデ ータ信号の立ち上がり及び立ち下がりでパルスを有する エッジ信号EGSを発生する乗算器である。図5に示す ように、"0"のレベルを+、"1"のレベルを-とすれば、 DATA, DATA'の論理値が同じ場合には積は+、 論理値が異なれば積は-となる。データ信号DATAの 立ち上がりと立ち下がりのみで論理値が異なるため、図 5に示すように該部分で立ち上がるパルスを有するエッ ジ信号EGSが得られる。

【0029】(e) エッジ検出検出回路の第2実施例図6はエッジ検出回路の第1実施例の構成図、図7は動作波形図であり、33はエッジ検出回路、34はD型フリップフロップ(D-FF)である。エッジ検出回路33において、41はデータ信号DATAを所定時間遅延する遅延回路、43はデータ信号DATAと遅延回路の

出力信号DATA、の排他的論理和演算を行ってデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号EGSを発生するEXOR回路(イクスクルーシブオアゲート)である。図7に示すようにデータ信号DATAの立ち上がりと立ち下がりのみで論理値が異なるため、該部分で立ち上がるエッジ信号EGSがEXOR回路43から出力される。

【0030】(f) エッジ検出検出回路の第3実施例 図8はエッジ検出回路の第3実施例の構成図、図9はミ キサの論理表であり、33はエッジ検出回路、34はD 型フリップフロップ(D-FF)である。エッジ検出回 路33において、41はデータ信号DATAを所定時間 遅延する遅延回路、44はDBM (ダブルバランスドミ キサ)であり、2つの入力信号DATA、DATA'を 乗算して出力する乗算器の機能を有している。ダブルバ ランスドミキサ44は、第1の信号 IN1(例えばデー 夕信号DATA)が一次側コイルに入力され、二次側コ イルの中間タップがアースされた第1の結合用トランス T 1 と、第2の信号 I-N-2 (例えば遅延データ信号D-A-TA′)が一次側コイルに入力され、二次側コイルの中 間タップより出力信号を取り出す第2の結合用トランス T2と、4つのダイオードが図示の極性でループ接続さ れ、その第1の対角位置に第1の結合トランスT1の二 次側コイルが接続され、第2の対角位置に第2の結合ト ランスT2の二次側コイルが接続されたダイオード部D Mを有している。

【0031】 DBM(ダブルバランスドミキサ)は、第1、第2信号 IN1, IN2の極性の組み合わせに応じて各部が図9の論理表で示すような極性を示し、出力端子より第1、第2信号 IN1, IN2を乗算した極性の信号OUTが出力する。このように、DBM(ダブルバランスドミキサ)は乗算機能を備えているため、第1、第2信号 IN1, IN2としてデータ信号DATA、遅延データ信号DATA、を入力すると、図4と同様にデータ信号DATAの立ち上がり、立ち下がりでパルスを有するエッジ信号 EGS が得られる。

【0032】(g) エッジ検出検出回路の第4実施例図10はエッジ検出回路の第4実施例の構成図、図11は動作被形図であり、33はエッジ検出回路、34はD型フリップフロップ(D-FF)である。エッジ検出回路33において、45はデータ信号DATAを微分し、その立ち上がりで正パルス、立ち下がり負パルスを発生する微分回路、46は微分回路の出力を全波整流してデータ信号DATAの立ち上がりと立ち下がりで立ち上がるパルスを有するエッジ信号EGSを出力する全波整流回路である。全波整流回路46は、入力信号の正転信号と反転信号を出力するゲート46aと、抵抗とダイオードで構成された第1、第2の半波整流器46b,46cと、第1、第2の半波整流器の出力を合成するオアゲート46dで構成される。

【0033】微分回路45の入出力信号a, b及び全波 整流回路46の各部の信号c~f及び出力信号gは図1 1の動作波形図で示すようになる。すなわち、出力信号 gは入力信号aの立ち上がり、立ち下がりで立ち上がる パルスを有するエッジ信号を示す。従って、図10のエ ッジ検出回路33より、データ信号DATAの立ち上が り、立ち下がりで立ち上がるパルスを有するエッジ信号 EGSがえられる。図12は微分回路45をスタブ(stu b) で構成した第4実施例の変形例であり、45aはスタ ブである。スタブ45 a は終端が短絡された分岐線路を 有する線路で、図示のように接続することにより微分回 路を構成する。すなわち、10Gbpsのデータ信号 a は一端 よりスタブ45aを伝搬し、他端で反射して遅延データ 信号りとして戻っくる。信号りの遅延時間はスタブ45 aの長さにより調整でき、従って、図13に示すような 遅延時間 τ が得られるようにその長さを設定すれば、信 号a, bの合成信号はcのようになり、微分信号を得る ことができる。

【-0-0-3-4-】 (B) タイミング抽出回路

(a) 構成

図14は光受信機等に使用可能なタイミング抽出回路の 構成図であり、30はタイミング抽出回路、50は識別 回路である。タイミング抽出回路30は、等化回路(図 示せず)から出力する等化波形を有するデータ信号DA TAを入力され、データ識別タイミングとなるクロック 信号CLKを発生するものであり、PLLで構成され、 位相検出回路31、クロック信号発生器32を有してい る。識別回路50はクロックCLKの発生タイミングで データ信号DATAを識別して出力する。位相検出回路 31は図3に示す位相検出回路と同一の構成を備えてい る。すなわち、位相検出回路31はエッジ検出回路33 とD型フリップフロップ(D-FF)34を備え、デー 夕信号DATAの立ち上がりにおけるクロック信号の位 相と立ち下がりにおけるクロック信号の位相を平均した 位相に応じた位相検出信号PDSを出力する。従って、 平均位相が進み位相であれば、レベルEHの位相検出信 号PDSを出力し、平均位相が遅れ位相であればレベル EIの位相検出信号PDSを出力する。

【0035】クロック信号発生部32は、位相検出信号 PDSを入力され、そのレベルを変換するレベル変換器 61と、レベル変換器の出力信号を平滑化するループフィルタ62と、ループフィルタ出力に応じた周波数のクロック信号CLK及び該クロック信号位相を180⁰遅延したクロック信号CLK、を発生する電圧制御発振器(VCO)63を有し、クロック信号CLK、を位相検出回路31のD-FFのデータ入力端子にフィードバックしている。

【0036】(b)動作

位相検出回路31はデータ信号DATAの立ち上がりにおけるクロック信号CLK′の位相と立ち下がりにおけ

るクロック信号CLK、の位相の平均位相に応じた位相検出信号PDSを出力し、クロック信号発生部32は平均位相が零となるようにクロック信号を発生し、該クロックを位相検出回路にフィードバックする。以後、上記フィードバック制御が行われ、最終的に、データ信号DATAの立ち上がりにおけるクロック信号CLK、の遅れ位相量(あるいは進み位相量)とデータ信号DATAの立ち下がりにおけるクロック信号CLK、の進み位相量(あるいは遅れ位相量)が等しくなり、位相検出信号PDSの平均レベルはE₀となる。このとき、クロックCLKはデータのセンターで発生している。すなわち、データ信号DATAのデューティが100%でなくてもクロックCLKをデータの中心で発生することができ、識別回路50におけるデータ識別を正確に行うことができる。

【0037】(c)第1変形例

図15はタイミング抽出回路の第1変形例であり、図14の実施例と同一部分には同一符号を付している。第1変形例はエッジ検出回路33を図4に示すエッジ検出回路で構成した例であり、41はデータ信号DATAを所定時間遅延する遅延回路、42は乗算器であり、データ信号DATAと遅延回路出力を乗算してデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号EGSを発生する。

【0038】(d)第2変形例

図16はタイミング抽出回路の第2変形例であり、図14の実施例と同一部分には同一符号を付している。第2変形例はエッジ検出回路33を図6に示すエッジ検出回路で構成した例であり、41はデータ信号DATAを所定時間遅延する遅延回路、43はEXOR回路であり、データ信号DATAと遅延回路出力との排他的論理和演算を行ってデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号EGSを発生する。

【0039】(e)第3変形例

図17はタイミング抽出回路の第3変形例であり、図14の実施例と同一部分には同一符号を付している。第3変形例はエッジ検出回路33を図8に示すエッジ検出回路で構成した例であり、41はデータ信号DATAを所定時間遅延する遅延回路、44はミキサであり、データ信号DATAと遅延回路出力信号をミキシングし、これらデータ信号と遅延回路出力信号を乗算し、データ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号EGSを発生する。

【0040】(f)第4変形例

図18はタイミング抽出回路の第4変形例であり、図14の実施例と同一部分には同一符号を付している。第4変形例はエッジ検出回路33を図10に示すエッジ検出回路で構成した例であり、45はデータ信号DATAを微分する微分回路、46は全波整流回路で、微分回路の出力信号を全波整流してデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号EGSを発生す

る。

【0041】(g)第5変形例

図19はタイミング抽出回路の第5変形例であり、図14の実施例と同一部分には同一符号を付している。第5変形例はエッジ検出回路33を図12に示すエッジ検出回路で構成した例であり、45aはデータ信号DATAを微分する微分回路を構成するスタブ(stub)、46は全波整流回路で、微分回路の出力信号を全波整流してデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号EGSを発生する。以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。

[0042]

【発明の効果】以上本発明によれば、データ信号のエッジを検出するエッジ検出回路と1つのD型フリップフロップ(D-FF)で位相検出回路を構成し、該位相検出回路はデータ信号の立ち上がりと立ち下がりの両方における各クロック位相の平均位相を検出して出力するようにしたから、従来のように2つのD-FF間での位相調整が不要であり、しかも、簡単な回路構成で位相を検出することができる。特に、エッジ検出回路は、(1) 遅延回路と乗算器で、あるいは、(2) 遅延回路とEXOR回路で、あるいは、(3) 遅延回路とミキサで、あるいは、(4) 微分回路と全波整流回路で、あるいは、(5) スタブ構成の微分回路と全波整流回路で、簡単に実現でき、位相検出回路の回路規模を小さくできる。

【0043】また、本発明によれば、上記位相検出回路を有するPLLでタイミング抽出回路を構成したから、高速動作が可能で、しかも、データのデューティが変動してもデータのセンターでクロック信号を発生することができ、これにより、識別回路は最も識別余裕のあるデータの中央で該データを識別することができる。また、本発明によれば、位相検出回路の回路規模を小さくできるため、結果的にタイミング抽出回路の回路規模も小さくできる。

【図面の簡単な説明】


- 【図1】本発明の原理図(構成)である。
- 【図2】本発明の原理図(波形)である。
- 【図3】位相検出回路の構成図である。

- 【図4】位相検出回路におけるエッジ検出回路の第1実施例である。
- 【図5】図4の動作波形図である。
- 【図6】位相検出回路におけるエッジ検出回路の第2実施例である。
- 【図7】図6の動作波形図である。
- 【図8】位相検出回路におけるエッジ検出回路の第3実施例である。
- 【図9】ミキサの論理表である。
- 【図10】位相検出回路におけるエッジ検出回路の第4 実施例である。
- 【図11】図10の動作波形図である。
- 【図12】微分回路をスタブで構成した第4実施例の変形例である。
- 【図13】図12の動作波形図である。
- 【図14】タイミング抽出回路の構成図である。
- 【図15】タイミング抽出回路の第1変形例である。
- 【図16】タイミング抽出回路の第2変形例である。
- 【図-1-7-】タイミング抽出回路の第3変形例である。
- 【図18】タイミング抽出回路の第4変形例である。
- 【図19】タイミング抽出回路の第5変形例である。
- 【図20】光受信機のブロック図である。
- 【図21】データ信号とクロックとの位相関係を示す図である。
- 【図22】従来の位相制御回路のブロック図である。
- 【図23】図22の動作波形図である。
- 【図24】従来のタイミング抽出回路の構成図である。
- 【図25】D-FFによる位相検出タイムチャートである。
- 【図26】デューティが100%の場合及び100%以外の場合のD-FFによる位相検出説明図である。
- 【図27】従来の別のタイミング抽出回路の構成図である。

【符号の説明】


- 30・・タイミング抽出回路としてのPLL回路
- 3 1・・位相検出回路
- 32・・クロック信号発生部
- 33・・エッジ検出回路
- 34·・D型フリップフロップ (D-FF)

[図1] 本発明の原理図(構成)




【図3】

位相検出回路の構成



【図4】


位相検出回路におけるエッジ検出回路の第1実施例




【図2】

本発明の原理図(波形)


(a) 位相がずれている場合



(b) 位相が合っている場合




【図5】




[図6]

位相検出回路におけるエッジ検出回路の第2実施例




【図7】

動作波形図



【図8】
位相検出回路におけるエッジ検出回路の第3実施例



[図9] ミキサの論理表


_ `						
(DATA)	IN2 (DATA')	а	b	С	d	OUT(EGS)
+	. +	+	_	+	GND	+
+	-	+	_	1	GND	_
	+		+	GND		
	_	_	+	GND	+	+

【図10】


【図15】

位相検出回路におけるエッジ検出回路の第4実施例


タイミング抽出回路の第1変形例




【図12】 微分回路をスタブで構成した第4実施例の変形例



動作波形図




光受信機のブロック図




【図14】 タイミング抽出回路の構成

【図16】 タイミング抽出回路の第2変形例



【図21】 データ信号とクロックとの位相関係を示す図




【図17】

【図18】


タイミング抽出回路の第3変形例

タイミング抽出回路の第4変形例




【図19】

[図22]




е


【図24】 従来のタイミング抽出回路の構成・




【図25】D-FFによる位相検出のタイムチャート



【図26】 D-FFによる位相検出でデューティがずれた場合



(1) デューティが100%の場合



【図27】 従来の別のタイミング抽出回路の構成

